Name: Le Socle du Fer — Semaine 3 — Algèbre de Boole et Circuits Logiques
Author: Amine RAITI

LE SOCLE DU FER · SUPPORT DE COURS · SEMAINE 3

◆◆◆

ALGÈBRE DE BOOLE
ET CIRCUITS LOGIQUES
Semaine 3 sur 26 · Bloc 1 — Fondamentaux
12h théorie · 23h pratique

◆

◆ OBJECTIFS PÉDAGOGIQUES DE LA SEMAINE

1. Connaître les opérateurs logiques de base (AND, OR, NOT, NAND, NOR, XOR) et leurs tables de vérité
2. Simplifier une fonction logique par l'algèbre de Boole
3. Simplifier une fonction logique par tableau de Karnaugh
4. Concevoir un circuit logique à partir d'un cahier des charges
5. Réaliser et tester un circuit logique sur circuits intégrés série 74XXX

◆◆◆

NOTE D'USAGE POUR LE FORMATEUR

Cette semaine est volontairement orientée pratique (23h sur 35h) — la théorie reste courte et se prête à une vérification immédiate sur le matériel. Prévoir de garder les TP1 et TP2 enchaînés, le projet final dépendant directement de leur acquis.

◆

Amine RAITI · Architecte Infrastructure & SRE
Document public · CC BY-NC-SA 4.0 · AI Powered by Amine
Opération Dindon

PLAN DE COURS · 12H

FIL CONDUCTEUR THÉORIQUE

◆

3.1 · Opérateurs logiques de base3h

— AND (.), OR (+), NOT (overline) — tables de vérité à construire ensemble
— Opérateurs dérivés : NAND, NOR, XOR — tables de vérité
— Point clé : NAND et NOR sont des opérateurs "universels" (tout circuit peut être construit avec eux seuls)

3.2 · Lois de l'algèbre de Boole3h

— Lois de base : commutativité, associativité, distributivité
— Lois de De Morgan (très important pour la suite) : NOT(A.B) = NOT(A)+NOT(B)
— Exemple à traiter au tableau : simplifier A.B + A.NOT(B) = A

3.3 · Tableaux de Karnaugh4h

— Construction d'un tableau de Karnaugh à 2, 3 puis 4 variables
— Méthode de regroupement des cases adjacentes (puissances de 2)
— Lecture du résultat simplifié à partir des groupements
— Exemple à traiter : simplifier une fonction à 3 variables avec table de vérité donnée

3.4 · Méthodologie de conception d'un circuit2h

— Étapes : énoncé → définition des variables d'entrée/sortie → table de vérité → simplification (Boole ou Karnaugh) → schéma logique → réalisation physique
— Présentation du cas d'étude de la semaine : contrôle de feux de signalisation à un carrefour simple

EXEMPLE À DÉVELOPPER AU TABLEAU

Loi de De Morgan appliquée : NOT(A OR B) = NOT(A) AND NOT(B). Vérification par table de vérité sur les 4 combinaisons possibles de A et B — utile pour transformer un circuit OR+NOT en circuit NAND uniquement.

TP1 · TABLES DE VÉRITÉ ET SIMPLIFICATION · 6H

Matériel : feuille d'exercices fournie (5 fonctions logiques à 2-3 variables), papier quadrillé pour les tableaux de Karnaugh.

(1h30) Construction des tables de vérité complètes pour 5 fonctions logiques données (combinaisons de AND, OR, NOT fournies en énoncé).

(2h) Simplification de 3 de ces fonctions par l'algèbre de Boole (application des lois vues en cours, dont De Morgan).

(2h30) Simplification des 5 fonctions par tableau de Karnaugh, comparaison avec les résultats obtenus par l'algèbre de Boole.

CORRIGÉ TP1

Exemple de fonction à simplifier : F = A.B + A.NOT(B) + NOT(A).B

Par l'algèbre de Boole : A.B + A.NOT(B) = A.(B+NOT(B)) = A.1 = A. Donc F = A + NOT(A).B. Par distributivité : A + NOT(A).B = (A+NOT(A)).(A+B) = 1.(A+B) = A + B.

Par tableau de Karnaugh (2 variables A, B) : les 3 cases à 1 (AB=11, AB=10, AB=01) forment un groupement qui se lit directement comme A + B — résultat identique, validant la méthode des deux côtés.

Point pédagogique à souligner : le tableau de Karnaugh devient nettement plus rapide que l'algèbre de Boole dès que le nombre de variables augmente (3 ou 4 variables) — c'est pour cette raison qu'il est privilégié en pratique industrielle.

TP2 · CONCEPTION — CONTRÔLE DE FEUX DE SIGNALISATION · 8H

Énoncé : concevoir le circuit logique d'un carrefour simple à 2 voies (voie A prioritaire aux heures de pointe, voie B secondaire). Une variable d'entrée H indique si l'on est en heure de pointe (H=1) ou non (H=0). Une variable S indique la présence d'un véhicule détecté sur la voie secondaire B (capteur au sol). Sortie : le feu de la voie A doit être vert (FA=1) sauf si on n'est pas en heure de pointe ET qu'un véhicule est détecté sur B.

(1h) Définition formelle des variables d'entrée (H, S) et de sortie (FA) à partir de l'énoncé.

(1h30) Construction de la table de vérité complète (4 combinaisons de H et S).

(2h) Simplification de la fonction FA par tableau de Karnaugh.

(1h30) Traduction du résultat simplifié en schéma logique (portes AND/OR/NOT).

(2h) Réalisation physique sur circuits intégrés série 74XXX (74LS08 pour AND, 74LS32 pour OR, 74LS04 pour NOT), test avec interrupteurs en entrée et LED en sortie.

CORRIGÉ TP2

Table de vérité : H=0,S=0 → FA=1 (pas d'heure de pointe, pas de véhicule sur B, A reste vert par défaut) ; H=0,S=1 → FA=0 (pas d'heure de pointe MAIS véhicule détecté sur B, on cède le passage) ; H=1,S=0 → FA=1 ; H=1,S=1 → FA=1 (priorité absolue à A en heure de pointe, même avec véhicule sur B).

Fonction simplifiée : FA = H + NOT(S), soit littéralement "le feu A est vert si on est en heure de pointe, ou si aucun véhicule n'est détecté sur B".

Schéma logique : une porte OR avec en entrée H directement et NOT(S) (donc un inverseur NOT en amont sur le signal S), sortie FA.

Réalisation physique : 1 inverseur (74LS04) pour générer NOT(S), 1 porte OR (74LS32) pour combiner H et NOT(S). Câblage simple à 2 circuits intégrés, validé par test des 4 combinaisons d'interrupteurs et observation de la LED de sortie.

TP3 · TESTS ÉLECTRONIQUES ET VALIDATION · 9H

Matériel : circuit réalisé au TP2, multimètre (acquis S1), résistances de protection LED (220Ω), alimentation 5V régulée, plaque d'essai (breadboard).

(2h) Vérification du câblage avant mise sous tension : continuité des pistes, absence de court-circuit, polarité des composants.

(2h) Mise sous tension progressive et mesure de la tension d'alimentation effective sur chaque circuit intégré.

(2h) Test systématique des 4 combinaisons d'entrée (H, S) et relevé de l'état de sortie (FA) à chaque fois, comparaison avec la table de vérité théorique du TP2.

(2h) Diagnostic et correction d'éventuels dysfonctionnements (mauvais branchement, circuit intégré défectueux, erreur de logique) à l'aide du multimètre.

(1h) Présentation finale du circuit fonctionnel par chaque binôme, avec explication orale du raisonnement complet (énoncé → table de vérité → simplification → schéma → réalisation).

CORRIGÉ TP3

Grille de validation attendue : les 4 combinaisons testées doivent donner exactement les résultats de la table de vérité du TP2 (FA=1,0,1,1 pour H,S = 00,01,10,11). Tout écart doit être expliqué par un défaut de câblage ou de composant, jamais par une erreur de logique si la simplification du TP2 a été correctement validée.

Pannes les plus fréquentes à anticiper : inversion d'une broche d'alimentation sur le circuit intégré (Vcc/GND), résistance de protection LED absente ou mal calibrée, mauvais contact sur breadboard.

◆ FICHE DE SYNTHÈSE — AUTO-ÉVALUATION SEMAINE 3

1. Je connais les tables de vérité de AND, OR, NOT, NAND, NOR, XOR.

2. Je sais simplifier une fonction logique par l'algèbre de Boole, incluant les lois de De Morgan.

3. Je sais construire et lire un tableau de Karnaugh à 2, 3 ou 4 variables.

4. Je sais traduire un énoncé en variables d'entrée/sortie et table de vérité.

5. Je sais traduire une fonction simplifiée en schéma logique à base de portes.

6. Je sais réaliser un circuit logique simple sur circuits intégrés série 74XXX.

7. Je sais tester et valider un circuit logique avec un multimètre.

8. Je sais diagnostiquer une panne simple sur un montage logique.